CIFRE Programmation d'architectures hétérogènes embarquées (H/F)

QUI SOMMES-NOUS ?

• Vous êtes de formation supérieure (Ecole d'ingénieur ou université Bac + 5) en électronique numérique, programmation ou logiciels embarqués, vous bénéficiez d'un goût prononcé pour la Recherche Appliquée qui vous permet d'appréhender aisément les sujets amonts et novateurs ?
• Vous avez des connaissances en implémentation dans les systèmes embarqués ? C'est un plus dans la réussite de ce projet ainsi qu'une aptitude à la simulation et aux réalisations pratiques !
• Vous êtes curieux, opiniâtre et vous savez vous adapter aux différents milieux académiques comme industriels ?
• Vous possédez un bon niveau de communication écrit comme oral avec une aptitude à la synthèse ?
• Vous avez de l'appétence aussi bien pour les formalismes théoriques que pour les réalisations pratiques ?
• Vous êtes à l'aise en anglais, à l'écrit comme à l'oral ?

Vous vous reconnaissez ? Alors vous avez de bons atouts pour vous épanouir au sein de notre équipe !!

CE QUE NOUS POUVONS ACCOMPLIR ENSEMBLE :

En nous rejoignant, vous serez intégré à la Direction des Produits Futurs et de l'Innovation du Secteur

Electronique de Missiles du groupe Thales, qui conçoit, développe et valide des équipements pour les générations futures de missiles au sein de la BL Optronique et Missiles Electroniques (OME).

Vous rejoignez également notre laboratoire commun LATERAL avec l'UMR Lab-STICC situé à Brest. Fort d'une vingtaine de projets financés et autant de doctorant en 8 ans de fonctionnement, LATERAL, partenariat unique en Europe, traite des activités amonts pour le bénéfice de l'Electronique de Missiles.

Cette thèse CIFRE répond aux problématiques suivantes:

Quels sont les apports de la programmation SYCL pour les traitements spécifiques au senseurs embarqués en général et aux autodirecteurs de missiles en particulier et comment en tirer le meilleur parti ?

Comment concevoir un outil d'aide à conception pour augmenter la productivité et la qualité de la programmation de ces architectures avec SYCL ?

Pour adresser ces problématiques les axes d'études principaux seront:

L'évaluation des performances obtenues avec SYCL sur différents ensembles de supports matériels CPU-GPGPU dans un contexte de simulation ou de traitement embarqué.

L'étude de la capacité de portabilité de traitements sur FPGA, notamment pour transformer du code issu de simulations sur GPGPU vers du code embarqué sur FPGA.

La conception et le développement d'un environnement agile suivant une méthodologie d'ingénierie dirigée par les modèles, pour l'aide à la conception. D'une part dans un objectif de productivité, par exemple via la génération automatique de code et de son instrumentation. D'autre part dans un objectif de performance, par exemple via la prospection logicielle automatique pour trouver la solution la plus adéquate au contexte matériel d'exécution considéré.